EPM7128AETC100-10N MAX7000A EPM7128 CPLD Complex programmeerbaar logisch apparaat

EPM7128AETC100-10N MAX7000A Integrated Circuits (IC's) EPM7128 CPLD's (Complex Programmable Logic Devices)

EPM7128AETC100-10N MAX7000A Integrated Circuits (IC's) EPM7128 CPLD's (Complex Programmable Logic Devices)

IC CPLD 128MC 10NS 100TQFP

Specificatie:

De MAX 7000A-architectuur omvat de volgende elementen:

Logische array-blokken (LAB's)

macrocellen

Expander productvoorwaarden (deelbaar en parallel)

Programmeerbare interconnect-array

I/O-besturingsblokken De MAX 7000A-architectuur omvat vier speciale ingangen die kunnen worden gebruikt als ingangen voor algemene doeleinden of als snelle, globale besturingssignalen (klok-, clear- en twee uitgangssignalen) voor elke macrocel en I/O-pin .

Algemene beschrijving:

MAX 7000A (inclusief MAX 7000AE) apparaten zijn high-density, high-performance apparaten gebaseerd op Altera's tweede generatie MAX-architectuur.Gefabriceerd met geavanceerde CMOS-technologie, werken de op EEPROM gebaseerde MAX 7000A-apparaten met een voedingsspanning van 3,3 V en bieden ze 600 tot 10.000 bruikbare poorten, ISP, pin-to-pin vertragingen tot 4,5 ns en tellersnelheden tot 227,3 MHz.MAX 7000A-apparaten in de snelheidsklassen -4, -5, -6, -7 en sommige -10 zijn compatibel met de timingvereisten voor 33 MHz-werking van de PCI Special Interest Group (PCI SIG) PCI Local Bus-specificatie.

Functies:

Hoogwaardige 3,3-V EEPROM-gebaseerde programmeerbare logische apparaten (PLD's) gebouwd op de tweede generatie Multiple Array MatriX (MAX®)-architectuur (zie tabel 1)

3,3-V in-system programmeerbaarheid (ISP) via de ingebouwde IEEE Std.1149.1 Joint Test Action Group (JTAG)-interface met geavanceerde pin-locking-mogelijkheid – MAX 7000AE device in-system programmeerability (ISP) circuits conform IEEE Std.1532 – EPM7128A en EPM7256A apparaat ISP-circuits compatibel met IEEE Std.1532

Ingebouwde grens-scan test (BST) circuits die voldoen aan IEEE Std.1149.1

Ondersteunt JEDEC Jam Standard Test- en programmeertaal (STAPL) JESD-71

Verbeterde ISP-functies – Verbeterd ISP-algoritme voor snellere programmering (exclusief EPM7128A- en EPM7256A-apparaten) – ISP_Done-bit om volledige programmering te garanderen (exclusief EPM7128A- en EPM7256A-apparaten) – Pull-up-weerstand op I/O-pinnen tijdens in-systeemprogrammering

Pin-compatibel met de populaire 5.0-V MAX 7000S-apparaten

High-density PLD's variërend van 600 tot 10.000 bruikbare poorten

Uitgebreid temperatuurbereik.

Meer mogelijkheden:

4,5-ns pin-to-pin logische vertragingen met tellerfrequenties tot 227,3 MHz

Dankzij de MultiVoltTM I/O-interface kan de apparaatkern werken op 3,3 V, terwijl de I/O-pinnen compatibel zijn met logische niveaus van 5,0 V, 3,3 V en 2,5 V

Pintellingen variërend van 44 tot 256 in verschillende dunne quad flat pack (TQFP), plastic quad flat pack (PQFP), ball-grid array (BGA), ruimtebesparende FineLine BGATM en plastic J-lead chip carrier (PLCC) pakketten .Ondersteunt hot-socketing in MAX 7000AE-apparaten

Programmeerbare Interconnect Array (PIA) continue routeringsstructuur voor snelle, voorspelbare prestaties

PCI-compatibel

Busvriendelijke architectuur, inclusief programmeerbare slew-rate control

Optie voor open afvoer:

Programmeerbare macrocelregisters met individuele duidelijke, vooraf ingestelde, klok- en klokactiveringsknoppen

Programmeerbare opstartstatussen voor macrocelregisters in MAX 7000AE-apparaten

Programmeerbare energiebesparende modus voor 50% of meer vermogensreductie in elke macrocel

Configureerbare uitbreiding producttermijndistributie, waardoor tot 32 producttermijnen per macrocel mogelijk zijn

Programmeerbare beveiligingsbit voor bescherming van eigen ontwerpen

6 tot 10 pin- of logisch-gestuurde uitgangssignalen

Twee globale kloksignalen met optionele inversie

Verbeterde interconnect-bronnen voor verbeterde routeerbaarheid

Snelle insteltijden voor invoer door een speciaal pad van I/O-pin naar macrocelregisters

Programmeerbare slew-rate controle van de output

Programmeerbare aardpennen

Ondersteuning voor softwareontwerp en automatische plaats-en-routering geleverd door Altera's ontwikkelsystemen voor Windows-pc's en Sun SPARCstation, en HP 9000 Series 700/800 werkstations Extra ondersteuning voor ontwerpinvoer en simulatie geleverd door EDIF 2 0 0 en 3 0 0 netlistbestanden , bibliotheek met geparametriseerde modules (LPM), Verilog HDL, VHDL en andere interfaces naar populaire EDA-tools van fabrikanten zoals Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys, Synplicity en VeriBest Programming-ondersteuning met Altera's Master Programming Unit (MPU) ), MasterBlasterTM seriële/universele seriële bus (USB) communicatiekabel, ByteBlasterMVTM downloadkabel met parallelle poort en BitBlasterTM seriële downloadkabel, evenals programmeerhardware van externe fabrikanten en elk JamTM STAPL-bestand (.jam), Jam Byte-Code Bestand (.jbc), of Serial Vector Format File- (.svf) geschikte in-circuit tester.

MAX7000A Bestelinformatie:

EPM7032AE

EPM7064AE

EPM7128AE

EPM7256AE

EPM7512AE